(uklad logiczny programowalny, PLA, Programmable Logic Array, PAL, Programmable Array Logic, PLD, Programmable Logic Device, FPGA, Field Programming Gate Array)
uklad scalony, którego dzialanie moze byc okreslone przez uzytkownika przy uzyciu programatora. Do kategorii u.p. naleza pamieci PROM i EPROM, sieci (inaczej: matryce) bramek logicznych o programowalnej konfiguracji: PAL - o stalych polaczeniach bramek iloczynów z bramkami sum (programowalna matryca iloczynów) i ogólniejsze uklady PLA, w których mozna zaprogramowac zarówno matryce iloczynów, jak i sum. Jeszcze bardziej zlozone sa u.p. FPGA, których matryce zawieraja dziesiatki i setki programowalnych komórek. W ukladach PLD polaczenia ulegaja przepalaniu, wielokrotne programowanie umozliwiaja uklady EPLD (swiatlem ultrafioletowym) lub EEPLD (kasowane elektrycznie). Zob. tez kompilator logiczny.
- programowalny, (programmabl e)
- uklad wejscia-wyjscia programowalny, (PIO, programmable I/O...
- PLO, .